Μελέτη και σχεδίαση μιας υποτυπώδους κεντρικής μονάδας επεξεργασίας στα 32 μπιτ.
Study and design of rudimentary 32 bits central processing unit.
Dublin Core metadata
| dc.creator | Καπαρός, Εμμανουήλ | el |
| dc.creator | Kaparos, Emmanouil | en |
| dc.date.accessioned | 2016-03-15T13:07:28Z | |
| dc.date.available | 2016-03-15T13:07:28Z | |
| dc.date.issued | 2012-02-08T11:29:02Z | |
| dc.identifier.uri | http://hdl.handle.net/20.500.12688/1999 | |
| dc.description.abstract | Στην παρούσα εργασία μελετήθηκε η αρχιτεκτονική του συνόλου των εντολών του MIPS-32 και επιχειρήθηκε η υλοποίηση κάποιου υποσυνόλου, χρησιμοποιώντας την γλώσσα περιγραφής υλικού VHDL. | el |
| dc.description.abstract | In this graduation project, was studied the instruction set architecture of MIPS-32 and attemted to implement a small subset, using the hardware description language VHDL. | en |
| dc.language | el | |
| dc.publisher | Τ.Ε.Ι. Κρήτης, Σχολή Εφαρμοσμένων Επιστημών (Σ.Εφ.Ε), Τμήμα Ηλεκτρονικών Μηχανικών Τ.Ε. | el |
| dc.publisher | T.E.I. of Crete, School of Applied Sciences, Department of Electronic Engineering | en |
| dc.rights | Attribution-ShareAlike 4.0 International (CC BY-SA 4.0) | |
| dc.rights.uri | https://creativecommons.org/licenses/by-sa/4.0/ | |
| dc.title | Μελέτη και σχεδίαση μιας υποτυπώδους κεντρικής μονάδας επεξεργασίας στα 32 μπιτ. | el |
| dc.title | Study and design of rudimentary 32 bits central processing unit. | en |
healMeta
| heal.creatorName | Καπαρός, Εμμανουήλ | el |
| heal.creatorName | Kaparos, Emmanouil | en |
| heal.publicationDate | 2012-02-08T11:29:02Z | |
| heal.identifier.primary | http://hdl.handle.net/20.500.12688/1999 | |
| heal.abstract | Στην παρούσα εργασία μελετήθηκε η αρχιτεκτονική του συνόλου των εντολών του MIPS-32 και επιχειρήθηκε η υλοποίηση κάποιου υποσυνόλου, χρησιμοποιώντας την γλώσσα περιγραφής υλικού VHDL. | el |
| heal.abstract | In this graduation project, was studied the instruction set architecture of MIPS-32 and attemted to implement a small subset, using the hardware description language VHDL. | en |
| heal.language | el | |
| heal.academicPublisher | Τ.Ε.Ι. Κρήτης, Σχολή Εφαρμοσμένων Επιστημών (Σ.Εφ.Ε), Τμήμα Ηλεκτρονικών Μηχανικών Τ.Ε. | el |
| heal.academicPublisher | T.E.I. of Crete, School of Applied Sciences, Department of Electronic Engineering | en |
| heal.title | Μελέτη και σχεδίαση μιας υποτυπώδους κεντρικής μονάδας επεξεργασίας στα 32 μπιτ. | el |
| heal.title | Study and design of rudimentary 32 bits central processing unit. | en |
| heal.type | bachelorThesis | |
| heal.keyword | κεντρική μονάδα επεξεργασίας, VHDL, ψηφιακή σχεδίαση. | el |
| heal.keyword | central processing unit, VHDL, digital design. | en |
| heal.advisorName | Πετράκης, Νικόλαος | el |
| heal.advisorName | Petrakis, Nikolaos | en |
| heal.academicPublisherID | teicrete | |
| heal.fullTextAvailability | true | |
| tcd.distinguished | false | |
| tcd.survey | false |
Files in this item
This item appears in the following Collection(s)
Except where otherwise noted, this item's license is described as Attribution-ShareAlike 4.0 International (CC BY-SA 4.0)