Hardware-assisted workload dispatching in heterogeneous dataflow architectures.

Abstract

In the scope of this thesis, hardware and software mechanisms have been developed for optimizing system-level performance of heterogeneous system architectures in terms of communication with accelerators. These innovative mechanisms have been designed and developed as a standalone solution that is easily integrated within existing and future system architectures. This thesis presents the results of the integration of the workload dispatching mechanism in a proof-of-concept platform, demonstrating its exploitability and flexibility. More precisely, the hardware platform consists of a cluster of host CPU cores (either symmetric or asymmetric, as in the case of an ARM big.LITTLE architecture) and of different off-chip heterogeneous computational nodes, that are located in a Xilinx Virtex-7 FPGA.

Στα πλαίσια αυτής της διατριβής, έχουν αναπτυχθεί μηχανισμοί υλικού και λογισμικού για τη βελτιστοποίηση της απόδοσης του συστήματος σε επίπεδο ετερογενών αρχιτεκτονικών και όσον αφορά την επικοινωνία με επιταχυντές. Αυτοί οι καινοτόμοι μηχανισμοί έχουν σχεδιαστεί και αναπτυχθεί ως αυτόνομη λύση που μπορεί εύκολα να ενσωματωθεί σε υπάρχουσες και μελλοντικές αρχιτεκτονικές συστήματος. Η παρούσα εργασία παρουσιάζει τα αποτελέσματα της ενσωμάτωσης των παραπάνω, αποδεικνύοντας τις δυνατότητες εκμετάλλευσης και την ευελιξία που παρέχει. Ακριβέστερα, η πλατφόρμα υλικού αποτελείται από ένα σύμπλεγμα πυρήνων CPU ξενιστή (είτε συμμετρική ή ασύμμετρη, όπως στην περίπτωση μιας αρχιτεκτονικής ARM big.LITTLE) και των διαφόρων off-chip ετερογενών υπολογιστικών κόμβων, που βρίσκονται σε Xilinx Virtex- 7 FPGA.